其實我本來是打算把 Sandy Bridge 跟 Ivy Bridge 放在同一篇寫的，畢竟 Ivy Bridge 本質上是 Sandy Bridge 的製程改進版，架構主體原則上會是 Sandy Bridge 的延續，所以改進內容並不會那麼多與明顯，不過考慮到上篇篇幅已經達到 4,200 字，加上 Sandy Bridge 跳 Ivy Bridge 的改進內容又比上次 Nehalem 跳 Westmere 來得多，所以還是獨立開篇了。 XD
Intel Ivy Bridge 架構
時序來到 2012 年，依照 Intel 奉行多年的 Tick-tock 二年一輪發展計畫，又是輪到 “Tick”，也就是製程改進的一年，因此以第三代 Intel Core 處理器家族、Intel Xeon E3 v2 家族名義推出的 Ivy Bridge 架構處理器帶來的主要特色無庸置疑，就是 22 奈米製造工藝首次投入 Intel x86 處理器使用，然而隨著製程越來越接近矽原子的物理極限，製程提升已經不像以前那麼簡單，因此這次的 22 奈米製造工藝是有很多特色的。
自 2003 年以來製程上的最大進展
大致上 Intel 近十年內的製程演化有三個技術是扮演最關鍵角色的，依序是在 2003 年導入 90 奈米製造工藝時引入的矽鍺異質接面與應變矽技術 (首次用於 Intel Pentium 4 Prescott)、2007 年導入 45 奈米製造工藝時引入的 High-K 金屬閘極技術 (首次用於 Intel Core Penryn)，接下來就是在 Ivy Bridge 世代 22 奈米製造工藝上引入的 3D 立體三閘極電晶體技術了。
下圖左側顯示的就是 Sandy Bridge 或更早以前時期的電晶體，右圖則是從 Ivy Bridge 開始採用的 3D 立體三閘極電晶體，我想從圖上應該就可以很明白名稱中的「3D 立體」是怎麼回事了，主要的差異其實就是矽基底 (Silicon Substrate) 延伸穿出金屬氧化物 (Oxide) 的那根有點像魚鰭的東西 (其實跟最近很夯的 FinFET 有點像，FinFET 的名稱由來有一說也是因為中間那根長得很像魚鰭的關係)。
然後有一點蠻有趣的，中間的「魚鰭」數量是可以根據產品的需求改變的，Intel 官方的投影片有些是畫三根有些則只有一根。 XD
解釋完 3D 是怎麼回事之後接下來大家會好奇的大概就是聽起來很好很強大的「三閘極」是怎麼回事了吧？這邊用英文原文的 Tri-Gate 會比較好理解，所謂的 Gate (閘極) 呢就是上面兩張圖中標黃色的位置，同時也是 Intel Tri-Gate 跟最近很紅的 FinFET 在結構上比較不同的地方 (FinFET 是雙閘極)。
所謂的三閘極其實就是突起的「魚鰭」與周圍接觸的三個面都可以作為閘極使用的意思 (如果將魚鰭的寬度做成寬高相等的話，就會有三個完全相同面積的閘極可用)，與左邊的傳統電晶體只有單一閘極就形成了對比。
從上面這張圖中我們可以得知，其實 3D 立體三閘極電晶體在 Intel 公司內部已經研究了很長的一段時間，從發明到實際廣泛應用於量產產品 (Ivy Bridge) 前後距離將近十年，由此可見 3D 立體三閘極電晶體是一項非常重要，且必須的技術，否則 Intel 不會耗費這麼大的力氣與如此多的資源來研發這項技術，由於這個系列文章的主題並不是物理，所以我不打算深入 (而且我也不會) 討論其他製程的內容與做法，關於技術的說明就到此為止，接下來就回來談這項技術的必要性與影響吧。
3D Tri-Gate 電晶體的好處與必要性？
說了那麼多，到底為什麼必須要發展 3D Tri-Gate 電晶體呢？其實是為了提升製程所必須，因為在製造工藝不斷提升下，今日的晶片製造工藝已經來到 30nm 以下，隨著越來越逼近現有材料的物理極限，提升製程的困難度也越來越高 (好比要從零分進步到 60 分很容易，但從 80 分進步到 90 分卻很難)，所以新的材料與做法是繼續提升製程的過程中不可或缺的。
(左為傳統電晶體，右為 22nm 3D Tri-Gate 電晶體)
一般來說電晶體的性能可分為三個指標，第一是切換速度 (半導體通路與斷路間的切換速度，因為直接影響到處理器的最高時脈，所以越快越好)，第二則是導電流 (當半導體處於通路狀態時當然是導電流越高，越順越好，導電流越大處理器就越省電)，第三則是斷路時產生的漏電流 (越少越好，漏電流是晶片廢熱的主要來源之一，同時也是處理器閒置時的主要能耗來源)。
傳統電晶體在微觀尺度下有很多效應會導致其漏電流的增加，而且隨著製造工藝的提升，尺度越來越小、單位面積的電晶體數量越來越多也連帶使得漏電流效應變得更加明顯，到了 30nm 以下製程，通道形成與漏電流、短通道效應的問題已經大到不可忽視，若是無法解決的話未來製程提升幾乎就是不可能的難題。
而 Tri-Gate 設計就是為了解決一部分的通道形成問題，透過增加閘極的接觸面積來減少形成通道造成漏電流的狀況，再輔以 High-K 材料解決擴大閘極帶來的新問題，從而使更小的製程成為可能，而且 Tri-Gate 由於是型態上的改變，因此晶圓廠幾乎不需要改變材料，所以成本大概只會提高 3% 到 5% (遠遠低於製程提升帶來的成本節省，光是面積下降一片晶圓可以多切出的晶片帶來的成本降低就很多了，所以很有吸引力)，而上面這個影片就是 Intel 官方在介紹 3D 電晶體的好處，還蠻有趣的。
回到 Ivy Bridge 本身……
談了那麼多製程改進的部分，我想現在該回到 Ivy Bridge 處理器架構本身了，因為 Ivy Bridge 的時序是製程改進的一年，因此系統架構上不會有任何改變 (其實從名字都是 Bridge 也看得出來 XD)，同時腳位也會繼續沿用 LGA1155。
新特色的部分呢，最明顯的當然是前面花掉大半篇幅的製程改進，除此之外還有內建顯示的強化 (從 Sandy Bridge 開始其實每代 Intel 架構的內建顯示進化幅度都比處理器本身還要高……)，核心部分也有一些改良 (IPC 性能微幅提升)。
至於新加入的東西也是有的，主要是關於超頻能力、安全性與省電三個方面以及對 DDR3L 記憶體跟 PCI Express 3.0 通道的支援。
(帳面上的) 超頻能力提升
Ivy Bridge 關於超頻能力方面帶來了四點提升，分別是記憶體時脈可以拉高到 DDR3 2800 (SNB 只支援到 DDR3 2133)，倍頻上限拉高到 63 (SNB 只支援到 57，不過這不是問題因為平常根本達不到)、超頻設定可以不必重新開機才生效、外頻 (其實就除頻比啦) 增加了 133 MHz 這一級 (SNB 只有 100 MHz 一種)。
不過呢，這些都只是帳面規格的提升而已，實際上 Ivy Bridge 的超頻能力並沒有甚麼大提升，甚至在超頻使用的時候溫度表現比 Sandy Bridge 來得差，這違反常理 (畢竟製程升級嘛，通常應該是預期溫度下降與超頻性變好的) 的現象基本上是由兩個因素造成的。
其一是因為新製程帶來晶片面積的大幅縮小，Ivy Bridge 的核心與 System Agent 面積幾乎只有前代的 60% 上下，也因為這樣所以單位面積的熱量明顯提高了許多，與 IHS (Integrated Heat Spreader) 的散熱面積卻變小了，散熱效率也因此有所下降，不過後來的實驗證實這不是主因。
其二則是 IHS 與處理器晶片本體之間的介質改變了，以往 Intel 是使用無助焊劑焊接 (fluxless solder) 的方式來將 IHS 與處理器晶片本體連結，而在 Ivy Bridge 中，或許是出於節省成本的考量，改用普通的散熱樹脂 (Thermal Interface Materials, TIM) 取代，這對導熱性能帶來了很大的影響，所以「開蓋」風潮其實從 Ivy Bridge 開始大行其道的。
針對安全性強化
Ivy Bridge 關於安全性方面的強化主要有兩點，其中第一項是內建的硬體數位亂數產生器 (DRNG) 與因應其而設計的 RDRAND 指令，Intel 官方宣稱這樣的實作方式可以提供更高等級且更高效率的安全防護，不過同時卻也在網路上引爆了正反論戰，有些人認為將亂數產生器內建到處理器電路上時，可能會反而讓有心人士得以透過擾亂甚至修改電路的方式來使「亂數變得不那麼隨機」，從而降低加密資料的安全性 (因為破解變簡單了，但使用者卻不知情)，某種程度上讓人聯想到當年 Pentium III 在處理器內建入專屬序號時引發的爭議。
另一項新的安全功能則是監督模式執行保護 (SMEP)，主要是用於防範越權攻擊 (EoP)，避免不受信任的程式透過記憶體漏洞來嘗試越權執行指令。
節能方面的改進
從 Core 架構開始，節能就是 Intel 改進處理器架構時花很多力氣考慮的議題，也是幾乎每代新架構都會觸及的地方，Ivy Bridge 與節能相關的改進其實還蠻多的，例如記憶體 I/O 在深層睡眠的時候可以被完全關閉、可調式 TDP、使 S3 模式更加節能的優化、System Agent 在低電壓版處理器上可以使用更低的電壓運作、運作時可以選擇「比較而言效率最佳的核心」來執行指令等。
不過呢其實我個人覺得 Ivy Bridge 絕大多數節能還是來自於新製程的幫助，畢竟 TDP 在製程升級之後的降幅其實還蠻大的 (桌上型電腦四核心標準版從 95W 大降至 77W)。
其他 Ivy Bridge 家族成員
如同 Sandy Bridge 那樣，其實沒有任何標註的 Ivy Bridge 只是整個 IVB 家族中的小弟而已，晚一年推出的還有 IVB-E、IVB-EN、IVB-EP、IVB-EX 四個大哥呢，而且在 Ivy Bridge 世代中其實就性能上，IVB-EP 與 IVB-EX 的發展是比較明顯的 (因為核心數爆升)。
由於一般人不太會接觸到 Ivy Bridge-EN 與 Ivy Bridge-EX，所以本篇就不介紹了。
Ivy Bridge-EP：面向中高階伺服器市場
Ivy Bridge-EP 在 Ivy Bridge 推出後的隔年以 Intel Xeon E5 v2 家族的名義發佈，是 Ivy Bridge 架構真實意義上的完整版本，與前代 Sandy Bridge-EP 共用相同的腳位與晶片組、主機板。
Ivy Bridge-EP 有三種不同的 die 配置，分別是包含 6 個核心的 LCC、10 個核心的 MCC、12 個核心的 HCC (SNB-EP 最多只到八個核心)，其中 LCC 與 MCC 的配置大致相仿，但 HCC 就不同了，面相高性能計算 (HPC) 市場的 HCC 配置，包含了兩組記憶體控制器，同時內部的環狀匯流排也被分成兩個環 (合計三套，比其他配置還要多出一套)，對降低延遲有幫助。
值得注意的是六核心型號有一部分是 LCC，另一部分是 MCC，所以 Xeon E5 v2 系列有少數型號的 L3 快取記憶體是跟核心數量對不起來的 (但由於追求盡可能利用矽晶圓上的面積，因此要求對齊的關係，其實快取容量的上限還是跟實體產品上有多少組核心電路的構造成正相關)。
Ivy Bridge-E：面向高階遊戲玩家 HEDT 市場
Ivy Bridge-E 與上代產品一樣，基本上可以被視為 Ivy Bridge-EP 的特殊高時脈型號，劃分上屬於第四代 Intel Core i7 處理器 (不過這代很尷尬，因為搭配的 X79 年事已高，所以呈現了低階入門平台有支援 USB 3.0 與用不完的 SATA 6Gbps，超貴的 Ivy Bridge-E 卻面臨只有 USB 2.0 支援與原生 SATA 6Gbps 埠只有兩個的窘境)
Ivy Bridge-E 本質上與 Ivy Bridge-EP 幾乎是一樣的東西，繼續沿用從 Sandy Bridge-E/EP 開始使用的 LGA2011 腳位，並且依然維持低階四核心、高階六核心的配置，並沒有如當時大家預期的讓八核心處理器「飛入尋常百姓家」。
比較值得注意的是，從上面這張 die shot 中可以看出，Ivy Bridge-E 的晶片本身就是由六個處理核心組成的 (其實就是 Ivy Bridge-EP 的 LCC 配置版本)，因此不像 Sandy Bridge-E 那樣是由八核心處理器屏蔽兩個核心而來，對降低成本與省電都有幫助 (當然主因是降低成本)，反而入門款的 4820K 則是由六核心屏蔽成四核心的型號。